[숭실대학교] 2024학년도 동계 단기강좌 4 | FPGA를 활용한 디지털논리회로 설계 및 구현 (12/23 접수시작!)
| 2024 POLARIS 동계 단기강좌
▣ 강좌명: FPGA를 활용한 디지털논리회로 설계 및 구현
▣ 강사: 김효섭 교수
▣ 강의일시: 25. 1. 20. (월) ~ 25. 1. 23. (목), 10:00~16:00 (※ 점심시간 1시간 포함)
▣ 교육장소 및 정원: 숭실대학교 형남공학관 312호, 20명
▣ 강의목표: Verilog-HDL로 디지털로직을 구현하고, AMD사 Xilinx FPGA 보드를 이용하여 로직 시뮬레이션, 논리합성 및 FPGA로 칩을 구현하여 동작을 확인하는 방법을 이해한다.
▣ 강의개요:
- Verilog-HDL의 이해
- 디지털논리회로 설계(코딩) 방법
- Xilinx FPGA 사용법 습득
- 로직 시뮬레이션, 논리합성 실습
- Memory, FIFO, HW Pipeline, Mini-Memory Controller 설계 및 실습
- CNN Fully Connected Layer 가속기 Core 설계 및 실습
- 디지털논리회로 설계(코딩) 방법
- Xilinx FPGA 사용법 습득
- 로직 시뮬레이션, 논리합성 실습
- Memory, FIFO, HW Pipeline, Mini-Memory Controller 설계 및 실습
- CNN Fully Connected Layer 가속기 Core 설계 및 실습
-
▣ 주요사항:
- 대면 강의 원칙
- 강좌별 신청 인원 10명 미만 시 폐강될 수 있음
- 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건)
▣ 접수 및 합격자발표:
- 접수기간: 24. 12. 23. (월) ~ 25. 1. 6. (월)
- 합격자발표: 25. 1. 13. (월) / ※ 개별 메일로 전달 예정
- 접수기간: 24. 12. 23. (월) ~ 25. 1. 6. (월)
- 합격자발표: 25. 1. 13. (월) / ※ 개별 메일로 전달 예정
첨부파일 (1개)
- [단기강좌4_강의계획서] FPGA를 활용한 디지털논리회로 설계 및 구현.pdf (70 KB, download:224)