2026 POLARIS 하계 단기강좌(숭실대학교) 2026학년도 숭실대학교 하계 단기강좌 수강신청 접수를 받습니다. 아래 안내사항과 붙임자료(강의계획서)를 상세히 확인하시어 수강신청 하시기 바랍니다. ▣ 강좌명: GPU·NPU 기반 LLM Agent 및 RAG 실습 ▣ 강사: FuriosaAI ▣ 강의일시: 26. 7. 30(목) ~ 26. 7. 31(금), 26. 8. 7(금) 13:00~17:00 (※ 점심시간 1시간 포함) ※ 강의기간은 총 3일입니다. ※ 8/1(토)~8/6(목) 동안 프로젝트 개별 수행 후, 8/7(금)에 수행 프로젝트 발표 ※ 8/7(금)의 전체 일정은 FuriosaAI社 에서 진행 예정(실습 교육, 프로젝트 발표 및 기업 견학 예정) ▣ 교육장소 및 정원: 숭실대학교 조만식기념관 427호, 정원 20명 내외(※ 변동될 수 있음) ▣ 교육대상: 대학 재학생 ▣ 접수 및 합격자발표 - 접수기간: 26. 6. 26(금) ~ 26. 7. 7(화) - 합격자발표: 26. 7. 10(금) / ※ 개별 이메일로 전달 예정 ▣ 강의목표: GPU·NPU 기반 AI 연산 구조를 이해하고, LLM 추론·Promp Engineering·Tool Calling·RAG를 실습한 뒤 FuriosaAI RNGD NPU 환경에서 AI 애플리케이션을 실행한다. ▣ 강의개요 - GPU·NPU 기반 AI 구조 이해 - LLM 추론 실습, Prompt Engineering, Tool Calling - 고급 Agentic AI 구조 이해 및 심화 개념 - RAG 기반 지식 챗봇 구현 - Furiosa NPU 실습 및 Mini Demo Day ▣ 선수수강조건 - AI, Python, 자료구조, 알고리즘 기초 - 난이도: 중급 ▣ 주요사항 - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) 수강신청 접수 바로가기...

2026 POLARIS 하계 단기강좌(숭실대학교) 2026학년도 숭실대학교 하계 단기강좌 수강신청 접수를 받습니다. 아래 안내사항과 붙임자료(강의계획서)를 상세히 확인하시어 수강신청 하시기 바랍니다. 수강신청 접수 구글폼 링크는 해당 접수기간에 접수가 가능합니다. 해당 강좌는 SoC 설계 과정으로 효과적인 학습을 위해 아래의 순서대로 강좌 수강을 권장합니다. (초급)FPGA를 이용한 디지털 회로설계 → (중급)FPGA를 이용한 SoC 설계 → (고급)SoC 이해 및 FPGA를 이용한 SW & HW mixed block 설계 단, 강좌별 선수 수강조건을 충족할 경우 이전 단계의 강좌 수강이 필수 사항은 아닙니다.(강의계획서를 통해 선수 수강조건 확인) ▣ 강좌명: (고급)SoC 이해 및 FPGA를 이용한 SW & HW mixed block 설계 ▣ 강사: 송인철 교수 ▣ 강의일시: 26. 8. 10(월) ~ 26. 8. 14(금), 10:00~15:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 형남공학관 312호, 정원 20명 내외(※ 변동될 수 있음) ▣ 교육대상: 대학 재학생 ▣ 접수 및 합격자발표 - 접수기간: 26. 7. 14(화) ~ 26. 7. 28(화) - 합격자발표: 26. 7. 31(금) / ※ 개별 이메일로 전달 예정 ▣ 강의목표: SoC 구조 및 구성 요소를 이해하고, SoC 구성 요소인 SW & HW mixed block을 직접 설계 및 검증한 후 FPGA B’d targeting 수행한다. ▣ 강의개요 1) SoC 구조 및 구성 요소 이해 2) SW block 설계 및 검증 실습 3) SW interface를 갖는 HW block 설계 및 검증 실습 4) SW & HW mixed block 설계 및 FPGA B’d targeting 실습 5) Wrap up 및 Q&A ▣ 선수수강조건 1) HDL(Verilog) 중급 이상 2) C-language 초급 이상 3) FPGA 설계 flow 관련 과목 수강 ▣ 주요사항 - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) 수강신청 접수 바로가기...

2026 POLARIS 하계 단기강좌(숭실대학교) 2026학년도 숭실대학교 하계 단기강좌 수강신청 접수를 받습니다. 아래 안내사항과 붙임자료(강의계획서)를 상세히 확인하시어 수강신청 하시기 바랍니다. 수강신청 접수 구글폼 링크는 해당 접수기간에 접수가 가능합니다. 해당 강좌는 SoC 설계 과정으로 효과적인 학습을 위해 아래의 순서대로 강좌 수강을 권장합니다. (초급)FPGA를 이용한 디지털 회로설계 → (중급)FPGA를 이용한 SoC 설계 → (고급)SoC 이해 및 FPGA를 이용한 SW & HW mixed block 설계 단, 강좌별 선수 수강조건을 충족할 경우 이전 단계의 강좌 수강이 필수 사항은 아닙니다.(강의계획서를 통해 선수 수강조건 확인) ▣ 강좌명: (중급)FPGA를 이용한 SoC 설계 ▣ 강사: 이찬호 교수 ▣ 강의일시: 26. 8. 3(월) ~ 26. 8. 6(목), 10:00~17:00 (※ 점심시간 1시간 포함) ▣ 교육장소 및 정원: 숭실대학교 형남공학관 312호, 정원 20명 내외(※ 변동될 수 있음) ▣ 교육대상: 대학 재학생 ▣ 접수 및 합격자발표 - 접수기간: 26. 7. 8(수) ~ 26. 7. 21(화) - 합격자발표: 26. 7. 24(금) / ※ 개별 이메일로 전달 예정 ▣ 강의목표: FPGA 기반 SoC 설계의 핵심 이론 및 구현 방법 이해 ▣ 강의개요: 본 교육은 AI 시대를 반영한 FPGA 기반SoC 설계 전반을 다루며, FPGA의 구조와 종류, FPGA 특성 기반 RTL/FSM 설계, AXI 프로토콜을 통한 CPU-FPGA 연동, 그리고 LLM을 활용한 코드 생성/최적화 기법을 실습과 함께 제공합니다. ▣ 선수수강조건: Verilog-HDL 코딩, 디지털시스템설계 ▣ 주요사항 - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) 수강신청 접수 바로가기 ...

2026 POLARIS 하계 단기강좌(숭실대학교) 2026학년도 숭실대학교 하계 단기강좌 수강신청 접수를 받습니다. 아래 안내사항과 붙임자료(강의계획서)를 상세히 확인하시어 수강신청 하시기 바랍니다. 해당 강좌는 SoC 설계 과정으로 효과적인 학습을 위해 아래의 순서대로 강좌 수강을 권장합니다. (초급)FPGA를 이용한 디지털 회로설계 → (중급)FPGA를 이용한 SoC 설계 → (고급)SoC 이해 및 FPGA를 이용한 SW & HW mixed block 설계 단, 강좌별 선수 수강조건을 충족할 경우 이전 단계의 강좌 수강이 필수 사항은 아닙니다.(강의계획서를 통해 선수 수강조건 확인) ▣ 강좌명: (초급)FPGA를 이용한 디지털 회로설계 ▣ 강사: 김효섭 교수 ▣ 강의일시: 26. 7. 24(금) ~ 26. 7. 29(수), 10:00~16:00 (※ 점심시간 1시간 포함, 주말 제외) ▣ 교육장소 및 정원: 숭실대학교 형남공학관 312호, 정원 20명(※ 변동될 수 있음) ▣ 교육대상: 대학 재학생 ▣ 접수 및 합격자발표 - 접수기간: 26. 6. 26(금) ~ 26. 7. 7(화) - 합격자발표: 26. 7. 9(목) / ※ 개별 이메일로 전달 예정 ▣ 강의목표: Verilog-HDL과 Vivado를 활용하여 디지털 회로를 설계·시뮬레이션·합성하고, FPGA 보드에 구현하여 실제 동작을 검증한다. 7-Segment, UltraSonic 센서, 카메라 제어뿐만 아니라, Python과 Verilog를 연동한 OLED 메모리 맵핑 및 이미지 출력 실습을 통해 하드웨어/소프트웨어 통합 설계(Co-design) 역량을 기른다. 최종적으로 센서와 디스플레이를 융합한 제어 프로젝트를 수행하여 설계한 논리 구조가 실제 하드웨어로 구현되는 과정을 확인한다. ▣ 강의개요 - Arty S7-25 보드를 이용한 FPGA 설계 - H/W 설계, 시뮬레이션, 논리합성, FPGA 실습 · 7-Segment 시계(분/초) 설계 및 구현 · UltraSonic 센서를 이용한 거리 측정 설계 및 구현 · Python 전처리를 활용한 OLED 디스플레이 메모리 제어 및 사진 출력 · OV2640 카메라와 OLED를 이용한 실시간 영상 입력 및 디스플레이 구현 · FPGA Block RAM(BRAM) 기반 Frame Buffer 및 영상 다운샘플링 구조 실습 · 실시간 컬러/흑백 영상 처리 실습 - 프로젝트 과제 · 초음파 센서의 거리 데이터와 연동된 다중 이미지 전환(스마트 디스플레이) 제어 시스템 설계 · 카메라 입력 기반 실시간 영상처리 기능 확장 및 응용 ▣ 선수수강조건: Verilog-HDL 코딩, 디지털논리회로 ▣ 주요사항 - 대면 강의 원칙 - 강좌별 신청 인원 10명 미만 시 폐강될 수 있음 - 숭실대학교 차세대반도체학과장 명의 이수증 발급 (출석 및 프로젝트 완성 조건) 수강신청 접수 바로가기...